Ana Projelere Dön

Open Memory Initiative (OMI)

Dokümantasyon-öncelikli metodoloji ile açık kaynak DDR4 UDIMM referans tasarımı oluşturma.

Son güncelleme: 1 Mart 2026

Neden Açık Bellek?

Bellek modülü endüstrisi şeffaflıktan yoksundur. Şematik referanslardan sinyal bütünlüğü kılavuzlarına kadar bilginin büyük kısmı NDA'lar veya tescilli dokümantasyonların arkasına kilitlenmiştir. Open Memory Initiative bunu değiştirmek için kuruldu.

OMI, herkesin inceleyebileceği, değiştirebileceği ve üretebileceği tamamen şeffaf, tekrarlanabilir bir DDR4 UDIMM referans tasarımı oluşturuyor.

Mimari Karar Kayıtları

Her büyük tasarım kararı, uygulama başlamadan önce Mimari Karar Kayıtları (ADR'ler) aracılığıyla belgelenir. Bu metodoloji izlenebilirlik, tekrarlanabilirlik ve eğitim değeri sağlar.

ADR-001: DDR4 UDIMM Form Faktörü Seçimi

Bağlam: SO-DIMM, UDIMM, RDIMM ve LRDIMM form faktörleri arasında seçim yapma.

Karar: UDIMM, masaüstü ve giriş seviyesi sunucu sistemlerindeki yaygınlığı, daha basit topolojisi (register buffer olmadan) ve katkıda bulunanlar için daha düşük giriş engeli nedeniyle referans platform olarak seçildi.

ADR-002: Birincil EDA Aracı Olarak KiCad

Bağlam: Şematik yakalama ve PCB yerleşimi için EDA araçlarının değerlendirilmesi.

Karar: KiCad, açık kaynak lisansı, aktif topluluğu ve büyüyen endüstri benimsenmesi nedeniyle seçildi. Bu, tüm araç zincirinin serbestçe erişilebilir kalmasını sağlar.

ADR-003: Dokümantasyon-Öncelikli Metodoloji

Bağlam: Donanım tasarımı için geliştirme iş akışının tanımlanması.

Karar: Tüm tasarım çalışmaları aşamalı bir yaklaşım izler: araştırma, belgeleme, tasarım, doğrulama. Mimari kararlar, herhangi bir şematik çalışması başlamadan önce ADR'lerde kaydedilir.

Tasarım Süreci

Güç Dağıtım Ağı (PDN)

DDR4 UDIMM birden fazla voltaj rayı gerektirir: VDD (1,2V), VDDQ (1,2V), VPP (2,5V) ve VTT (0,6V). PDN tasarımı, ayrıştırma stratejisi, düzlem empedansı ve toplu kapasitör yerleşimine odaklanır.

Adres/Komut/Saat

Adres, komut ve saat yönlendirmesi, saat ve adres sinyalleri için fly-by topolojisine dikkatli bir şekilde uyarak JEDEC zamanlama spesifikasyonlarını takip eder. Bu alanda empedans eşleştirme ve uzunluk eşleştirme kritiktir.

Veri Bayt Hatları

Her veri bayt hattı 8 veri biti ve bir DQS strobe çiftinden oluşur. Yönlendirme stratejisi, bayt hatları arasında kontrollü kaymaya izin verirken her bayt hattı içinde eşleştirilmiş uzunluklara öncelik verir.

Eğitim İçeriği

OMI, aşağıdaki konuları kapsayan 10'dan fazla eğitim bölümü içerir:

Teknoloji Yığını

Sırada Ne Var?